pad的ESD问题？

“还有的是直接将栅极拿掉”
能否在详细描述?

小编应该说的是Diode 吧。。

直接将栅拿掉?你说的是场效应管吧！

MOS的GS连接就是DIODE连接，两者效果完全一样。

我的意思就是正常的MOS场效应管，把它的栅和下面的有源区拿掉，做成的二极管连接。

是的

个人觉得相同面积下，GS连接的mos ESD效果更好。

我上次见到个esd管，用nmos gs连接一起的，还在靠近漏极旁做个P+注入在连到Gate，我问别人说是在上面在加多个二极管，不过不知有什么用，有没那个大侠知道的啊?跪求解释啊

1）， 对于GS连接形式的NMOS管与正常的场效应管，都可以利用其击穿骤回特性来做ESD保护器件。
2），在版图风格上，应该是一致的；具体到尺寸问题应该有所差异
3)，ESD效果：不知。（根据TLP测试结果才能得到结论）

同样的ESD要求，比如说HBM >3KV，用二极管、GS连接的MOS管（D端一定要符合ESD RULE)或者场效应管都可以达到同样的目的，关键的是达到了同样的目的，如何选用取决于layout布局以及成本要求

赞同楼上的

ESD保护的话，用二极管连接的MOS管就可以，GS接一起。另一端接电源

GGNMOS，Diode的ESD工作模式是完全不一样的！
ＧＧＮＭＯＳ是使用寄生ＮＰＮ的snapback特性释放ESD电流，floating Gate/Res gate都是保护gate oxide不被ESD应力击穿。但同时增加了寄生器件，对于RF PAD不适用。
Diode的ESD工作模式是反向击穿，速度快，但是面积大，释放电流能力较强。
小编的反向设计，完全没理解到核心思想。建议多看看书。

有的是直接做成bipolar
不过还是gate coupling MOS的ESD强

小编正解啊

还是小编的解释比较清楚

diode 应该不是用它的反向击穿，至少在现在的工艺中很多情况下不是。应该是利用正向导通特性，把esd电流导入到电源和地，这样压降只有0.6。如果是利用反向击穿，电压要高很多。

那是I/Opad到电源PAD才是正向接，导入电源的电流最终还是通过反向击穿向地泄放的，对地PAD的diode
作ESD时就要反向了

如果如你所说，那我就有疑问了！
你输入信号幅值多大?如果一旦超过Diode正向导通电压，常温下，通常为0.65V。意味着你的输入输出信号就被短路到地，信号无法传输！
而且会出现很大的leakage到GND。
我估计你看到的工艺是RF工艺，里面的那个diode反向击穿电压可以根据工艺调整的，而且寄生电容很小，满足RF阻抗匹配以及高频IO需要。

这哥们说的是对的！对电源的Diode其实起到clamp作用，同时对电源释放正ESD电荷的通路。如果对地放电，不可能用正偏的Diode结构。

你没看明白我说的。一般在io处pad的diode是io对vdd正向，gnd对io正向，然后在vdd和gnd之间有clamp电路，这样无论怎样打esd，都用的是diode正向导通。在正常进信号时，只要不超过vdd 0.6v或者不低于gnd 0.6v，diode都不会开启。

io对gnd的ESD放电路径，似乎没有什么书籍或者资料明确的说明，这也和工艺情况密切相关。实际上是有两条路径在竞争，一个是diode反向击穿，一个是io对vdd，然后vdd通过clamp对gnd，最后就看谁更容易。按我个人理解和听讲座，讨论，看文档，觉得至少在小尺寸（。13以后）工艺下，使用t或者s的工艺，应该是后者更容易些，这可能与为了保护内部脆弱的管子，clamp的设计越来越复杂有关。

曾经问过同事，说是vdd到gnd的esd通路是最容易通的，esd电压在达到击穿管子直接流入地前会走vdd到gnd的通路，不知是否是这样的?

这也是我的理解。不过不同人的理解都有不同，我认为也和工艺，整体ESD架构有关，所以书上不会明确写出，我也不敢说死。

二极管的多吧

mark一个

不激烈。

pad 对VDD的diode正偏，对GND的反偏，VDD对GND的diode反偏