哪位大神能帮忙解释一下OSE（OD space effect）？

design rule里面有明确说明，可以去查下。简单说下：
65nm以下工艺都出现一些各种各样的效应，如WPE，OSE,PSE等
我一般叫OSE，其实就是STI部分对MOS active区域的应力造成的影响，对于analog
layout影响较大，因为MOS match 不好，举个例子：假如有match是这样的，ABBAABBA（共享
同一块OD），因为OSE的影响，最边上的MOS受到的应力跟中间是有差别的，MOS的SA，SB参数都有变化，
这样match就很不好。所以OD需要单独划分开A B B A，这样你会觉得工艺低了反而面积变大了，是不是?是的，就是这样，实在面积接受不了就这样AA BB BB AA或者AAAA BBBB BBBB AAAA，match效果依次递减
好了，感觉自己好啰嗦

对的，是OSE，我说错了 。我去design rule里面找找看。谢谢你的回答~

又长知识了~

如果共享一个OD然后在两边加几个dummy mos是不是也可以?

楼上说的好像是STI效应，OD指的是OXIDE，OSE指的是ANALOG device的S/D端到GATE的距离不一致会影响MOS的电流。所以Analog里面的MOS不能像Digital一样改变MOS之结构。

怎么感觉说的都是STI应力效应啊

與STI無關

有作数字的大神吗? 为什么加上end cap cell 可以对OSE 和PSE 有帮助? 一直没有搞懂这个问题， 之前做数字项目。只是知道在row的两端要加上end cap cell。 但是之前看资料时看到end cap对这两个effect 有帮助，具体也木有解释。

This is due to the varying levels of SDI mechanical stress induced by differences in OD space.

谢谢！了解了！

怎么感觉说的跟STI一回事?