微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC版图设计交流 > 我在普通transistor 两侧的有源区加dummypoly,为什么lvs 不认为它是个dummy

我在普通transistor 两侧的有源区加dummypoly,为什么lvs 不认为它是个dummy

时间:10-02 整理:3721RD 点击:
如题,rf transistor 可以这样在有源区上加dummy,为什么普通管子不可以,有什么特殊层需要画

当然不认了,他们又不认识,所以要加识别层,lvs command file也要改

加什么识别层?

不是在lvs option里有选项可以过滤掉dummy吗?

为什么要加在有源区上呢?一般就只要加poly就行了,防止过刻蚀。

想仿照rf transitor的结构,rf transistor model已经固定,不想用它

可以在lvs option 中设置滤掉dummy

在有源区加DummyPoly?如何加?

同样的问题想问

2楼 小编讲的很正确!



小编在有源区加dummypoly的话,实际上它已经产生了一个MOS管了吧,不论它是虚拟Mos还是一个真正的Mos管。
虚拟Mos的话在MOS区域内加一层识别层,然后在Command File里面去除这种情况,或者把虚拟的管子统一起来命名,如"dummy*",然后在Command File里面加上语句EXCLUSE CELL ” dummy*"即可

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top