版图做完后，请问加PAD的流程是怎样的

模拟版图，后仿真做完了，其他规则检查也都过了。
1、对PAD有点迷惑，金属引出来还需要做成什么形状，而加PAD怎么加，是手动画，还是说用脚本加?PAD对后仿真有多大影响，应用频率在几十MHZ。
2、年底流片，那么是否需要加入ESD电路?
不是很懂，诚求教~

1、什么工艺?去找fab要模拟IO库。IO相应用法见datasheet。如果没有，那可能就需要自己画了，模拟IO是bonding pad+esd。模拟esd通常情况下为双二极管。具体pad大小需要看你的封装条件，一半50μm-100μm都有可能，为封装金线直径2倍。模拟IO一般情况下不会太多吧，最多也就几十，手动加就好了。频率在几十M对于IO寄生要求不大，模拟IO没啥寄生和电路，需要注意的是封装和外部测试电路整体寄生约在几十pf级别，你的电路能否驱动?后仿真需要加一下这方面的模拟负载。
2、fab提供IO一般体硅大工艺线条保hbm 2kv，自己做基本就看天吃饭了，没有几个迭代很难把这个东西做高。多留裕量吧。
一点经验，抛砖引玉吧

非常感谢非常详细，帮助甚大
SIMC18工艺，IO不多，个位数，我尝试联系厂家试试。
几十PF的寄生是指输出引脚吗?好大，每个引脚这么大电容怎么工作 这样对电路影响巨大。还是我理解偏差
不懂这些都不好和工艺厂交流= =。

不是理解偏差，pad如果是正常情况下寄生基本都在pf级别了，考虑到封装管壳和测试板上的寄生，这个数量级基本没太大问题。所以特别高频的电路测试一般就直接bonding到板子上测试。莫非你的仿真都没加输出电容的?
SMIC18?模拟IO肯定有的啊~

能否明示一下IO在库里的名子，我找遍了没找到
仿真时输出挂的是5PF，几十PF感觉好大，一些低功耗的应用不是基本无法驱动，我看好多高速设计大概就挂2 3PF吧= =。

高速设计的测试一般都不封装，直接bonding到板子上测啊 ------5pf也就是个pad电容。当然你挂这个仿也行，建议挂10pf-20pf。

谢谢您的回答
PAD已经问工艺厂要了，不过你这么一说我又更加迷糊了，那高速应用该封装还是得封装起来的吧，看TI ADI那些高速芯片，封装起来以后过大的封装电容咋整

这个我也不懂鸟，和其它版友一起讨论吧，说好我是来抛砖的

噢噢噢，谢谢~

RF的IO和普通的画法不一样，她对寄生非常敏感。
普通模拟的IO还是比较简单的，一般过8kv不是很难（牺牲一点面积），HBM我做的从0.5~0。11都过8kv