微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC版图设计交流 > LVS时电阻抽不出来

LVS时电阻抽不出来

时间:10-02 整理:3721RD 点击:
跑LVS时,calibre对某一个电阻抽不出来,显示错误如下:
LAYOUT NAMESOURCE NAME
X63/R0(1824.615,384.500) R(R3)XI0/XI12/XI41/Rxresd R(R3)
r:10927 ohmr:?(reduced instance)

请问为什么会这样,版图中其它相同的电阻都能抽出来,就这个电阻抽不出来。

这个是你提的网表是这个电阻没有阻值啊,你看下网表中的X10/X12/X141XRxresd R(R3)这个电阻有没有少什么东东,然后再看下电路里面这个电阻的属性有没有问题!

查看你的lvsrule,看看里面对电阻是怎么定义的,然后再去检查你的旺网表,两者对应,然后去检查问题!

导出cdl时估计阻值被滤掉了,或者是器件的cdf里面阻值没有计算出来。

网表没得问题,宽、长、阻值都有,电路上属性也没问题,而且我还专门删了重新调的一个,仍然要报错。

LVS rule有问题的话,那这个电路所有其它相同类型的电阻都应该要报错了。我和电路设计者一起看了网表,网表上这个电阻没得问题,而且这电阻是ESD里的一个电阻,整个电路调用了4次这个ESD,其它ESD这个电阻都没报错,就报这个电阻。

不好意思,我是版图设计者,对你这句话不大懂。如果照你这么说,怎样修改喃?

强烈建议你把网表的关于这个电阻的这块贴出来看看,我总感觉网表还有点问题,为什么你的网表电阻这里显示的是Rxresd R(R3)
呢?

有可能是reduce的时候出的问题,网表里面是一个电阻,还是有几个电阻串并联组成的?

好像 需要修改 lvs 文件吧

应该要改CDF参数,CDF->simulation Info->edit 选aucdl里面的instParameters,里面要包含你的CDL阻值别名(一般就叫R)。然后在PROPMAP里面对你的resvaule进行map“nil R->此R是你在aucdl里面定义的阻值别名r->此r是你CONPONENT par里面定义的阻值别名,要到上层看下)”。

是不是在导出网标的时候有些电阻被过滤掉了,默认好像是2000;
另外还有一种可能就是LVS Rule中关于电阻的Filler Options设置。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top