微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC版图设计交流 > 在两套电源工艺下的伸出管子部分的poly需要用电源标识层覆盖吗

在两套电源工艺下的伸出管子部分的poly需要用电源标识层覆盖吗

时间:10-02 整理:3721RD 点击:
在两套电源工艺下(1.8V和3.3V),3.3V用标识层TG覆盖管子,请问在3.3V的电路中,露出管子部分的poly需要用该标识层TG覆盖吗?

你的管子不是直接调用PDK库里的吗?

你看设计规则啊。应该是不需要的,只要把gate盖住就可以了。

恩,规则上没这个要求,

应该是没有这个必要的,只需要区别栅氧化层厚度即可,这个主要看设计规则有没有规定
有些厂商可能需要覆盖整个MOSFET,有些就不需要,这种差异或许因为其MASK的逻辑运算不同

谢谢你的回答,重新看了规则和MASK资料,应该是不需要覆盖的

牛人

一般不需要,
保险起见,可以查看规则文件中对器件和层次的定义

上一篇:pex c cc
下一篇:如何在cadence中调用hspice

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top