Layout中LVS关于电阻的Warning问题

Warning：#1 in rhr1k$$174707756WARNING：Unattached port "PLUS" at location (0.65, -0.851) in cell "rhr1k$$174707756"
Warning：#2 in rhr1k$$174707756
WARNING：Unattached port "MINUS" at location (0.65, 10.849) in cell "rhr1k$$174707756"
如上所述。我用的是CSMC 0.5um的工艺。之前有遇到过一个问题，就是我在schematic中用并联电阻，然后LVS可以通过，就是后仿时差距很大，然后看了那个PEX的report，发现是软件把并联电阻识别成了串联电阻。
现在做的这个电路，有个大电阻，然后我用两个串联，我怀疑是不是这个问题导致的Warning?
求大神指点一下~

并联电阻当成串电阻你怎么过的LVS啊，奇怪
出现unattched警告，看看电阻都连接好了没，再或者是 pin Label没有打好

这个warning的意思是pin没有打到metal上，如果上层连好了就不会影响lvs，所以应该不是这个warning导致
并联电阻当成串联的话lvs应该不会过

谢谢你的回答哦。我是直接调用的单元，不是自己手画的，就两个PIN，都连了，奇怪应该不会有错啊。还有对于你说的并联串联问题，画是按照并联来画，但是后仿真的时候差距很大，然后我把原本并联的电阻换成单独的一个，后仿的时候就只有一点差距了。

谢谢你的回答。只是奇怪，我是直接调用的单元啊。对了，怎么看他那个报错的cell里的坐标对应的位置啊。

你的报告不是谢了嘛，如：Unattached port "PLUS" at location (0.65, -0.851)
这个0.65 -0.851就是坐标哈

想不明白，版图上对应的这个坐标是空白的地方。

给个图看看

第一张图是LVS报的警告。一点那个坐标就会跳出来那个窗口，不太明白是什么意思，而且那个左边在版图中明显不是电阻的坐标。第二张图片是版图中电阻的部分，直接是调用单元的，我感觉我的接法对的啊，一直提示我错的。我原来那个大电阻设的是两个串联，即segment设了2，现在改成两个单独的电阻了，然后再串联。

LVS Warning

电阻版图

其它地方的layout也调用了同类型的电阻有没有报错呢?
你进到这个EQ库看rhr1k的symbolic的用warning给的坐标看有什么东西，
是不是plus/minus的label的+没有落在金属上?

一共调用了五个电阻。好像只有两个器件报错了，搞不懂怎么回事。然后，我按你说的，进到这个器件的layout中看到，那两个坐标的位置正好是它的两个PIN，是PC、A1、W1叠在一起的位置。 【plus/minus的label的+没有落在金属上】这个不太明白是什么意思额，plus/minus指的是不是就是正负极?那+又是什么呢?

那就奇怪了，PLUS和MINUS指的就是label的text，+是text的attached 点， 你还是给个图看看（前面的图片太大了，我网速慢，看的辛苦），其它没问题你的这个应该也没有问题，难道是pcell没有做好?

对于你说的【 PLUS和MINUS指的就是label的text，+是text的attached 点，pcell 】这方面不是特别了解额。我先上图吧。

ivpcell

layout

两个图看不出有什么问题，你问问你同事遇到同样问题没?
实在不行把电阻值逐渐弄小看在什么情况下不出现这个错误

我只是来打打酱油！

哎，实验室就我一个做版图的。不过如果单是Warning的话，应该不会有什么太大的影响吧?

上个图看看

如果确定连接关系一定没有问题，当然这些warning可以忽略（不过最好还是把这个问题和版图数据跟foundry确认一下没有问题）
再问一下你用的calibre的什么版本，和foundry要求的一样吗?谢谢！

如果确定连接关系一定没有问题，那这些warning应该可以忽略（最好还是把这个问题和版图数据跟foundry沟通确认一下）
再问一下你用的calibre的版本是多少? 跟foundry要求的一样吗?

有四个图，楼上看看。

具体版本我还真没看呢。苦逼学校实验室，估计也不会有流片机会了。哎…

走个流程也好，算是学习了，没人带还是到公司去实习好些。

去公司实习感觉难额，一般IC设计公司会要没有经验的实习生么?好奇问下哦，您应该有很多年经验了把，那您从事的主要是design 还是 layout呀，最近看了一些帖子，多的是说layout前景不太好之类的。