微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC版图设计交流 > 关于ERC问题和lvs设置

关于ERC问题和lvs设置

时间:10-02 整理:3721RD 点击:



如图,在跑lvs的时候把lvs中关于ERC的设置设成“all”则只出3个错,而设成“count”则多出了100多个错,错误是 ERC PATHCHK!POWER && !GROUND
Max. vertices in output polygons 选项表示输出的一个 Polygon 图形允许的最大顶点数目,想请教各位这个设置为什么引起错误的变化?顶点数变化会造成什么影响?

网上找都是设成默认值。
想知道这个值是怎么定的。为什么定点数目会和ERC错误扯上关系?

NO PATH TO !POWER && !GROUND

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top