psub和pwell有什么区别

NMOS是在p-substrate 上面掺杂2个n-active。
PMOS是在p-substrate上先构造一个n-well，然后在n-well里掺杂2个p-active

Double well构造中，除去Nwell之外的都是Pwell,即可认为NMOS做在
Pwell上，Psub用来固定Pwell电位（NMOS中B端电位）。当然除了
单纯的固定电位这个作用之外，还有防止Latch-up和隔离噪音的作用。
Pwell的离子溶度低，Psub事实上也是Active area，注入离子浓度高

不管从英文意思substrate 或衬底 都可以看到
psub是 指晶圆。
pwell是psub上的外延。

4楼正解.

那么请教一下，固定Nwell电位的又叫什么?难道不是Nsub?

来学习了

SUB就是SUB ，所有器件都是做在SUB上
(ACTIVE )有源区加上N/P IMPLANT。不是什么WELL。 电位的名字N-type 、P-type 虽然也N/P IMPLANT 加上ACTIVE组成。
P-WELL 我见过2种解释。我个人觉得，NW中的PWELL 才算真正的PWELL。虽然我没用过，但是很多FOUNDRY 有PWELL 这一层

如同楼上一位说的那样子,nmos的B端是pwell,而pwell和psub是同一种注入类型,可以认为他们是连在一起的,但衬底的电阻大,所以一般在nmos的周围打上p型的衬底接触来提升管子性能,防latch_up;pmos的B端就是nwell,而nwell则与p外延形成了一个pn结,所谓的结隔离.所以要给nwell一个电位的话也是一个样的道理,即在nwell上形成一个接触.我找不到图,小编可以找找这些工艺的截面图看看,也许会有一些收获.

归纳一下楼上各位的看法，pwelll可以做在psub上，不一定“NW中的PWELL 才算真正的PWELL。”而且“Pwell的离子溶度低，Psub事实上也是Active area，注入离子浓度高”这句话说反了。应该是“pwell和psub是同一种注入类型,可以认为他们是连在一起的,但衬底的电阻大”。
在双阱工艺中，除了nwell就是pwell。
在某些其他工艺中，会把敏感的走线、电容、电阻等做在psub（除了nwell和pwell之外的）上，好处是可以尽量避免串扰。

目前 IC 都是單石 monoconle ?就是 N_subor Psub ,
因某些原因多數都是 PSUB 上去長出其他.
p-well 某些廠是N_WELL 反TONE 就是, 但是高壓中會還有 HVPW
因為 IC 都是在PSUB 上..
簡單來說所以 DEVICE 都會受 P-subresistance 干擾,
所以才有人有EPI磊晶=> 降低RESISTANCE
對LOGIC來說, 可能會好
對ANALOG 來說低阻抗可能 SUBSTRATE 干擾或LATCH UP
CROSS TALK 都會到,
後來才又出現NBL用NBL去隔離.
N type => 給正電壓會逆偏就讓NBL 上DEVICE 和PSUB 隔開.
最棒是用SOI用傳說藍寶石 隔離.
簡單來說, IC 都是在PSUB 上
analog& digital& RF& power 彼此間都互干擾,
降低 SUBSTRATE ?
或是把NOISE 導入SUBSTRATE ?看設計.

補充，還有因為高低壓的關係。
所以才會分了High V P-well和 High V N-well。
sub只是指基底的材質。

同意楼上几位的说法，
Psub是基底
Pwell是浓度高的P+ 区域。

学学 学学

学习了

如果rule上有pwell这个层次，那肯定是和psub浓度不同的，碰到个项目，pmos是做在n_epi（n外延）的nwell里的。psub, p_epi, pwell的浓度是有所不同的。
顺便问个问题，版图艺术一书里说通常用重掺杂psub，轻p_epi, 减少衬底去偏置，同时浓度差产生内建电场有利于防latch_up. 但我查下我们所用的工艺csmc的，psub的电阻是80 ohm.cm, p_epi的是45ohm.cm, 那不是说psub比p_epi的掺杂更轻吗?pwell浓度相对p_epi的谁的轻?还有现在的cmos工艺里的阱是所谓的退化阱吗?那位兄弟能告诉下啊?不胜感激！