设计完成了一个运放，怎么画版图

时间：10-02 整理：3721RD 点击：

用的Cadence设计了一个运放，已经设计好了电路结构，包括各MOS管的尺寸等，如何完成版图设计?是每个MOS管都要自己挨个画版图，一个矩形一个矩形的画吗?还是有什么便捷方法?记得以前看到别人把MOS管从Schematic里直接拖到Virtuoso里就成版图了

在Schematic的相同lib目录下面建个新的Layout窗口，然后点tools 里，你点layout xy，会提示你调用Schematic，然后同时会出现Schematic和layout两个窗口，点击layout窗口中design>Gen from source，这样就会出现版图，不用一个个摆了，同时移动时会有线跟着显示，点layout xy切换回来。