☆☆关于FPGA验证的问题紧急求救☆☆
2、怎么用晶震时钟和PLL得到我想要的时钟频率呢
3、怎么在PC机上看输出信号的波形呢?
谢谢高手指点啊！
高手帮帮忙啊
谢谢
FPGA验证平台
有個工具可以方便達到FPGA驗證電路.
將HDL Code用Xilinx ISE 或 Altera Quartus 合成電路後,
programm到此工具的FPGA board, 再用提供的軟體將波形訊號送到電路Input,
將電路執行出來的Output顯示在波形上, 可以方便檢視電路的正確性.
還有可以將HDL code裡面的訊號再抓出來觀察.
FPGA验证平台
小编的想法也是可行的啊，
我这里加一点，前期可以做功能仿真的，激励信号是可以用Verilog写的，你可以看看资料共享里，下一本叫《writing testbench》的书看看。
小编，你是刚接触FPGA的开发吧！要好好努力了！
想看FPGA内部的信号，我是用Xilinx的，所以有个工具叫ChipScope，非常的强大！可以看见相关的任何信号！并显示在PC上
ALTERA,LATTICE也有相应的工具！
如果是看管脚的输出信号，您老用示波器也可以的吧！
您的第2个问题，只要看下相关芯片的手册，指南，有关PLL，DCM使用的部分就应该会了
fpga verification is quite different for simulation in which you can "write" stimulus and check waveform.
xilinx的chipscope 是可以看波形，但采样速度好象不高，其实大多数还是采用传统的逻辑分析仪或者示波器看看，内部信号就专门拉到端口来看。
至于时钟，FPGA对时钟的处理并不是很强，我所知道的xilinx的芯片提供的DCM可以将输入时钟做一些诸如相位变化，分频，两倍频的时钟出来供逻辑使用。
加激励就要看你的激励的复杂程度了，关键是你需要挂什么外设就找相关的外设来，如果不能提供相关的外设就需要想办法制造出相关的时序信号来，这就有很多方法了，呵呵
】
老大，你对ChipScope理解了没啊，你到底会用到什么程度啊！
采样时钟是看你芯片内部的信号自己来选的，如果用主时钟，难道你FPGA内部的信号要快过主时钟！
那可就是毛刺了，抓毛刺，我想不是Chipscope出生的目的！
然后用主时钟将信号采样N次（自己设置），保存采样信号到FPGA内部BLOCK_RAM,再有JTAG的时钟读出来到PC，怎么说采样速度不高了啊！
这个人根本就是对Chipscope一窍不同，一个25万美金的工具，居然说比不上传统的逻辑分析仪和示波器，
你以为XILINX,ALTERA,LATTICE都是象你一样出来混的啊！
出来混，连工具手册都没看看，就来瞎说，误导别人，我只能不礼貌的对待你了！
XILINX的rocketIO听说过吧，3个G以上的传输率，Chipscope照样在用！采样不够高！
还说把内部信号拉出来看，天啊，上百个信号拉出来！强烈建议您好好学学Chipscope
顶住
本人使用quartus II 的SignalTap II工具来看FPGA内的信号,做法是: 先把你要实现的功能编制完成后,让quartus分析下( 或者可以先综合下也可以) ,然后点quartus软件的工具里的SignalTap II,quartus就会启动它,然后把你要看的信号加入SignalTap II中(注意下你的FPGA的资源,太多信号和过大的采样深度会耗费你FPGA太多的资源的),然后编译,下载到FPGA中就可以看到你要看的信号了(SignalTap II的使用可以看相关资料);
至于你说的要使用FPGA上的PLL可以用quartus软件中自带的IP核,名字应该是ALTPLL这类的,把输入时钟的管脚与你的晶振相连,填上输入频率和调节IP核的系数或者直接在输出频率上填上你要的输出频率就可以(注意一点,PLL的输出频率与你的输入频率和PLL的倍频、分频系数有关，有时候你填的输出频率，它会告诉你不可用的，并显示为红色)；
在这里就回答你第2和第3个问题
学术讨论，得饶人处且饶人
谢谢教诲！
感觉小编需要分清一下仿真，调试，验证这几个概念！
在多时钟的系统，有时候需要关注多个时钟域之间的异步处理关系，这时候对于精度要求就很高了，这个时候逻辑分析仪就显得更好用了，至于在单时钟系统，那用chipscope可能更好用些。另外就是内部信号查看的问题，几百个信号都拉出来看我想也不太现实，但是是否我们真的有必要把几百个信号都拉出来看呢?恐怕也不会，大部分时候都是看关键信号，多数时候还是看仿真。芯片设计中用FPGA验证芯片，需要同时用好几片FPGA才能放下整个芯片，信号也不少，但也就是在出错的关键点看看信号，probe几根就可以了。
我曾用过一个硬件加速器，专用做芯片快速验证，可以将硬件和软件仿真结合起来，testbench可以完全在pc上用行为级的code来写，实际硬件用FPGA实现，在pc上仿真看波形。这也是一种方法。不过这种加速器软件硬件一起卖，有点贵，上百万美金。
对于FPGA设计，小弟我也是附带做点，确实才疏学浅，还望各位高手指教
难怪国内芯片设计业这么垃圾了！我现在知道原因了
你这样的回复难道不是在炫耀！我就是不便跟你说我是做什么的，那是国家机密，但你这样的水平
居然在做验证的，我还有什么信心用我们国家自己生产的芯片！
小弟承认才疏学浅,但兄台也太过于抬举小弟了,像"我这样的人"也能混迹芯片行业,最多也就是把我所在的公司搞垮,或者还没到那天就被公司fire掉了.可没那么大的本事让大家对中国芯片业失去信心哈.我相信中国的芯片和FPGA行业还是有很多像你这样的高手存在的,祝愿中国芯片行业和FPGA行业越来越好！