求7分频的电路图，感谢

?FPGA还是SOC?如果前者，建议不要使用经典奇数分频电路，时钟抬高了，使用数锁吧！

谢谢小编
是soc，我不太清楚你说的经典奇数分频是怎样的，我用了4个d触发器加一个与非门搭的电路，可以实现7分频，回有什么问题吗?谢谢

0.35工艺跑700M，说不定本身触发器就跑不了这么快，加上中间的逻辑就更不行了。
你去查一下0.35的单元库吧。
抛开单元库的问题，这样的电路挺常见的，
就是一个counter, 计到7就重新开始，
再用逻辑判断counter等于4的情形。

不明白