在写分频器，但是在仿真的时候clk输出总是‘X’，强未知的，这是为什么
时间：10-02
整理：3721RD
点击：
这是仿真之后的
x就是没定义信号输出啊 程序或testbench有问题
谢谢你的回答
把源代码和测试代码发出来，才能看到问题所在
testbench有问题
仿真的时候信号给初始值、
谢谢你的回答，
应该是
谢谢，
很明显是源程序里面复位里面没赋初值