微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 需要讲解一个占空比50%的奇数分频器的原理

需要讲解一个占空比50%的奇数分频器的原理

时间:10-02 整理:3721RD 点击:

想做一个占空比50%的奇数分频器,但是不是很了解这其中的意思。
网上的资料都是这样讲的“对于实现占空比为50%的N倍奇数分频,首先进行上升沿触发进行模N计数,计数到某一个值n时输出时钟进行翻转,然后再计数(N-1)/2次,再次进行翻转得到一个占空比非50%奇数n分频时钟。同理,同时进行下降沿触发的模N计数,等计数到n时,输出时钟进行翻转,同样再计数(N-1)/2次,输出时钟再次翻转生成占空比非50%的奇数n分频时钟。两个占空比非50%的n分频时钟进行相或运算,即得到占空比为50%的奇数N分频时钟。”
这句最不理解了,
这其中的“然后再计数(N-1)/2次,再次进行翻转得到一个占空比非50%奇数n分频时钟。”
有点看不懂啊,语文是数学老师教的,这些话理解不了。希望可以讲解一下啊
@wangka @小鹰fighting @xuntong1605 @zhihuizhou @jianhong_wu @oulinzeng @tzzzzi @洞庭寒箫@阿斗小付付 @星月励辉 @fanzhuozhuo

首先进行 上 升沿触发进行模N计数,同时进行 下 降沿触发的模N计数。这样明白了没

其实这个是非常容易的,我拿7分频做个例子。
所谓7分频,是指分频后的时钟的周期是之前的7倍,但是通过计数得不到等占空比的7分频,但是我们可以做到4:3的分频,计数4个周期上升沿时候翻转,再计数3个周期上升沿翻转,这样就是7分频,这个时候我们想,4:3,只要在挪出半个周期,就可以做到3.5:3.5了,这半个周期怎么办,就是在下降沿计数,做和上升沿同样的翻转,上升沿和下降沿只差半个周期,这样,通过或操作,就可以把半个周期挪过来,形成1:1的7分频。你画一下图,研究一下波形变化,就可以很清楚的了解,有问题再联系我。

时钟上升沿计数一次为clk1 和 时钟下降沿计数一次为clk2  在(n-1)/2-1处翻转 当0—(n-1)/2-1为0是 clk=clk1 && clk2 新手 说的比较业余 望小编见谅

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top