微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > 微电子学习交流 > 有需要FPGA验证系统的吗?

有需要FPGA验证系统的吗?

时间:12-12 整理:3721RD 点击:
各位做芯片的朋友,有没有对FPGA验证系统有需求的?我们公司芯革电子是一家专注于基于FPGA的芯片验证系统和SoC设计领域相关工具软件的初创公司,如果版上有对我们的产品感兴趣的朋友,可以随时和我联系。
芯革电子的核心人员有多年的基于FPGA的芯片验证经验,如果有这方面的合作需求,也希望能和我们公司联系。
邮箱: bryuan@innova-da.com
电话:13810364226

 芯革电子产品介绍.pdf

验证不都自己做么,你们怎么帮忙

比如给芯片公司搭建验证系统,提供配套子板这种苦力活,我们可以做,呵呵。

8cuo

支持!
看文档说你们的FPGA debugger可以在线保存2GB的RTL内部信号?
这不就跟仿真加速器一个功能么?
仿真加速器可是一台上千万啊
如果你们能用廉价的FPGA板子解决这个问题
那应该还是有市场的

没想明白怎么实现的,是说在FPGA里除了DUT的RTL,还有一部分调试逻辑?

和仿真加速器差别很大,原理也不一样。
我们这个还是一个原型验证系统。你可以理解为我们加强了在线调试功能(相当于ISE 的chipscope或者vivado 的ILA),chipscope把波形存储在FPGA里面的memory里,存储深度有限。我们单独用一颗小的FPGA,外配了一个DDR3的内存条,将采集波形的逻辑做在这颗小的FPGA里,将波形存储在DDR3内存条里,这样,既不占用design用FPGA的逻辑资源,也不占用其存储资源,而且功能还能更强大。或者说,我们的原型验证系统自带了一个高性能的逻辑分析仪。

有支持UltraScale VU440的板子吗?

相当赞啊,想当年做FPGA验证系统被搞得死去活来

同问

逻辑分析仪也不是那么容易代替的。

那RTL需要重新综合/布局/布线么?

我们现在的性能和逻辑分析仪已经不相上下了,呵呵!

我们的FPGA Debugger支持ECO,如果只是改monitor信号,可以不重新综合的,直接改routed 的网表,然后生成bin文件。

没有啊,VU440的芯片太贵了,我们做了如果卖不出去风险太高了。
我们现在有2块2000T的板子。

软件呢?
采集的数据总要导出来看吧,有商用逻辑分析仪那么方便么?

我觉得差不多了,有兴趣的可以联系我我给大家演示演示。

遇到布线资源不足怎么办?而且这样会影响时序吧

是的,布线资源不足时会影响ECO的成功率。

顶一下,我们现在正在用,功能很强大,可以像逻辑分析仪一样设置多条件触发
dump 波形。比逻分好的是不需要引一堆管脚出来,直接一个Usb3.0搞定。

这玩意肯定是有前景的,现在的ic原型验证离不开这东西,自己搭建fpga验证环境还是很费时间,尤其是soc的原型验证。关键是你能否实现性价比,毕竟现在snps/s2c已经有比较成熟的产品了,snps还有成套的解决方案,就是贵。

你说的很对,我们目前最看重性价比,用最实惠的价格给用户提供最多最实用的功能。

听起来你们公司很牛逼的样子

不牛逼啊,一切都在起步中,但是我们希望做个很牛逼的公司,呵呵

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top