请问在FPGA中如何实现上拉电阻？

大家好。
我现在在实现IIC协议（看附件），
协议要求SDA为三态输出，并要接上拉电阻。
现在问题是SDA线（output pin）要接上拉电阻，请问那个上拉电阻在VirtexII pro在要怎么实现，
平时在ASIC verilog simulation时，我们可以这样pullup hehe (SDA)；如果我在这里这样写，fpga做综合时能给SDA挂上上拉电阻吗？
如果不能，有什么解决手段呀？
谢谢！

看Virtex2的芯片手册，讲IO的部分，在ISE生成下载约束文件的时候可以对硬件在配置后的内部上下拉进行编程。还有一个引脚可以决定所有IO在FPGA_DONE之前的上下拉。
像FPGA这种可编程的芯片，IO一定可编程性要强，开发者也要小心一点。
保险期间加外部上拉也可以，TI的DSP曾经有个内部上拉的BUG。