求教一个vmake产生的makefile的问题

makefile的一个问题
两个verilog文件: spi_fsm.v 和spi_define.v.
利用modelsim自带的vmake生成makefile文件如下:
--------------------------------------------------------------------
# Generated by vmake version 2.1
# Define path to each library
LIB_WORK = work
# Define path to each design unit
WORK__spi_fsm = $(LIB_WORK)/spi_fsm/_primary.dat
VCOM = vcom
VLOG = vlog
VOPT = vopt
SCCOM = sccom
whole_library :     $(WORK__spi_fsm)
$(WORK__spi_fsm) : spi_fsm.v spi_define.v
$(VLOG)  spi_fsm.v              
--------------------------------------------------------------------------
然后在命令行执行 make命令,出现error 如下:
-----------------------------------------------------------------
C:\my_projects\verilog>make
vlog  spi_fsm.v
process_begin: CreateProcess((null), vlog spi_fsm.v, ...) failed.
make (e=2): 系统找不到指定的文件。
make: *** [work/spi_fsm/_primary.dat] Error 2
-----------------------------------------------------
如果直接执行vlog  spi_fsm.v则没有问题.
请教哪里出错了.谢谢

找到原因了.
make的问题. 原先用得是UnixUtilities里面的make,换了个mingw的make就好了.