有没有熟悉LTE的同学？有几个疑问想请教一下

ADC是这么个情况，到G采样率后enob都不高，号称16位的enob也就10左右，12位的做到8出头，但通常可以通过数字滤波滤除带外噪声和杂散来提高enob。
看芯片手册有时真不知道芯片厂做那么高位有什么用，明明enob做不上去，16位的AD直接扔掉低两位性能基本没什么变化

位数高是不是低速采样的时候可以达到。

其实高速高精度ADC的噪声主要是KT/C的噪声，跟采样率关系不大
高速ADC考虑工艺极限，不得不降低电容大小，减少调运放的难度
低速的可以用更大的电容，降低噪声

模拟确实不太懂，只是做过cic滤波器，知道高速位数低，但降采样下来比特数就上去了。

先进工艺+multi-mode下用SAR不划算，还是CTSDM

基站用的目前还都是pipeline
CTSDM目前还是比较小众

基站那是。基站这部分也不好做，现在新的产品都是28nm，NRE这么贵，市场又小

我是这么理解这个问题的，高速后电容小了噪声变大，降采样相当于一个点采了好多次，又把等效的电容给升上去了，所以同样的带宽下比，高采样率+CIC和低采样率效果是差不多的，由于高采样率可以带来更多的灵活性，利用了先进工艺的优势，应该是未来的趋势

对于一个固定的需求，比如LTE的20M带宽的信号，你这样的trade-off没有问题
但是未来的趋势是通信带宽也在往上涨，所以采样率很多时候是被迫往上涨
这个时候继续想靠速度来换精度，就难了，采样率翻一番才涨3dB
比如ADI做的14bit 1GSPS的ADC，简单算，你要是做成12bit 就需要速度做到16GSPS，也是相当夸张和惊人

  16GSPS,12BIT,如果ADC满幅0dBm，已经到理论极限了，你ADC的NF得是0才行。
  这个现实里面不MAKE SENSE.AGILENT卖的20G以上高速示波器里面的位数一
  般都是8位。不知道是做不上去还是不给你用。