版上有对传输级建模（TLM）有了解的吗？

用SystemC写模型，然后搭仿真平台什么的，用来设计或者验证一些系统指标什么的！不知道现在这个方面的发展怎么样？望知情者指教！

virtual prototype
platform architecture

smics？

惊诧，现在还有公司用SystemC？

貌似说的就是这个PA和VP！不知道这个方向怎么样？有什么发展潜力吗？谢谢！

好像不是这个的！

是没啥用？还是已经过时了？

用systemc写model总比用c写好。

哦！那你对这个TLM怎么看啊，有什么发展前景吗？谢谢！

我感觉用SystemC的人不多了，不过你再问问版上的其他人

莫名其妙嘛，写参考模型用SystemC很方便

哦，谢谢！

呵呵，听说的不多，还以为SC已经over了，贵司是？

展讯？

有些模型还是systemC写起来更方便
UVM里面支持TLM,可以把sysc和sv平台连接起来。
但是纯用sysc写bench的应该不多

system C比SystemVerilog如何？

关键是搞算法的核心工程师对sc普遍抵触。

他不已经提到了么——SC建参考模型，SV搭测试环境

这个比C建模型SV搭环境有啥优势？
毕竟现在会C和会SV的人都很多，没有特别的好处很难让人去学一种新语言

跟SV类似——面向对象编程，基础打好之后，建模速度快

可以用sv建参考模型吗？

当然可以，但恐怕最后会跟RTL实现很相似，C的话是另一套风格

不太明白，sv也是面向对象的啊，system C有什么特殊的东西sv实现不了的吗
至少c写的东西sv都能实现吧，当然跑起来效率肯定比较低，但对大多数建模应该够用吧

和sv相比，c建模的优点：
1）资源丰富，有各种lib可以用，甚至包括matlab
2）方便软件工程师在model上开发firmware

快就是绝对优势——SC可以编成x86代码跑

这个得re

有的，越有经验的工程师越保守