怎么优化大的case语句

切成小的自己优化不就行了

改设计，把这个case分成几个clock完成。
作为一个组合电路，综合工具能给出最优解，这点你不用怀疑。

只能一个周期做，DC对大case会改变优化策略，formality会占用很大memory

老板更关心的是这玩意占多大面积。
跑流程多花点时间而已。。。

那么就改更高一层的设计或者流程，使这个大case可以在多个时钟周期内完成。一个大组合电路都要靠优化策略来满足timing了，基本上，后端的兄弟早就在心里骂你一万遍了。因为，dft啥的一插，timing绝对fail。

用指针数组

展开说说

我靠！请用verilog实现之，给个思路就成

用rom呗

这是正解

不是时间的问题，memory会增加200G，server会挂掉

我在想你这玩意儿有bug的话eco 咋做？

呵呵，实现方案绝对有问题。

弄成multicycle，应该是比较可行的方法
用rom也可以，不过要看各个case下面是啥操作了，有些估计就难弄