这种情况需要同步？
从1x给2x一个信号。我觉得是不需要搞同步的。但是其他人说需要。看他们信誓旦旦的样子，搞得我都没信心了。
不需要
我也是这样么想的。
得看你的分频在哪做，在analog部分做，分频电路不同，出来的还是异步信号；在数字部分做分频，可能是同步信号
只要相位关系可以限制在一个有限的范围内，都可以看作同步信号，和从哪里产生的没有关系。
在数字里面做的。
我也是这么想。在DC里面分析两个clock domian，会分析出最恶劣的情况。非同步时钟信号会报一些setup time的问题。
非同步的怎么称得上setup time的问题呢。不仅仅要写rtl code，sdc约束也要写全才算
完整的设计。1x2x clock, 要看你怎么设计的，是gating的方式还是register divider
的方式，两者dc的辨认是不一样的。你要详细写你的sdc，如果需要同步就要用generat
e.... souce...约束。AE转IC还有很多东西要学，不然埋下一个个地雷。
可能我的意思没有表达清楚。时钟是数字register divider分出来。
如果两个时钟不是整倍数的情况下。
dc分析两个时钟之间的时候，会假设两个时钟第一个上升沿起始是同时的，然后计算一拍，两拍，到N拍的时候不同时钟上升沿之间的最小间距（经过传播之后的），用来计算setup time。这个时候就有点玄了，需要做处理。
正倍数就如上面说的，没什么必要做特殊处理。
如果一个是11分频 一个是13分频
你说用不用同步？
即使1x是2x的倍数 也得来个clk_en信号吧
看我后面的帖子，非整倍数是需要的。
整倍数的，虽然不用打两拍，但是也要“同步”的。
毕竟，得让launch和capture在同一个沿发生。
求教上述2倍的情况，你推荐怎么搞？
给快速的那个时钟一个clk_en 为高表示这一拍在慢时钟上也有上升沿发生
也就是说 把快时钟的每两个上升沿无效掉一个
这个属于design的范围，不是STA需要关注的
你说反了
打两拍不属于sta的范围
这个属于
赞楼上说的
最好1x是2x直接二分频，这样相位好控制，后端把timing做好就不用同步了
如果都是模拟的divider下来的，不知道能不能控制好相位。哪位懂模拟的介绍一下。