问个同步ram的问题

因为spec也没有具体讲这个
那么在考虑尽可能降低功耗的情况下
是不是说片选无效的时候也就需要把clock给断掉？

做过用片选做SRAM时钟门控的项目, 个人感觉很蛋疼

我说的是设计中手工给SRAM加入gating的很无聊
DC里用clock gating自动插入就可以了

在高频的应用环境里，让tool自动insert clock gating会搞死一堆人。
个人建议还是手工控制gating cell，会让很多人减少麻烦...

首先，leakage power 是一直都有的
动态power在片选有效时会比较大
如果片选无效，但是有时钟或者数据/地址输入有变化，这是internal power也会有点，
但是基本上是与leakage power是一个量级的。大概是片选有效时总功耗的几十分之一。
另外1，容量相同，但是深度和宽度不同的ram，功耗差别很大
另外2，一般来说，写比读功耗大，大约是5:3的关系吧（65nm）
以上数据，仅供参考。
.26

"另外1，容量相同，但是深度和宽度不同的ram，功耗差别很大"
请教一个问题:
在容量固定的条件下,功耗和深度宽度之间,是怎样的关系呢?
这个宽度,是仅仅指dataout的宽度,还是包括了BANK MUX的数目,或者是两者的乘积?
原来在使用RAM时,除了容量和速度之外,基本上就只考虑形状了.在depth和width一定的情况下,MUX改变,可以调整形状,知道对功耗有什么影响?
另外2，一般来说，写比读功耗大，大约是5:3的关系吧（65nm）

我所说的是针对一个memory block的
我记得好像是，对于一个memory block来说，数据宽度和地址宽度越接近，功耗越小，比如1024*8的功耗好像大于256*32.经验之谈，建议还是做一下功耗评测。
.26

没有这种说法。功耗和灵敏放大器的数量关系较大，一般说来，数据宽度越宽，灵敏放大器数量越多，因此1024X8通常比256X32的功耗要低。