微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > 微电子学习交流 > soc顶层才能用三态门的主要原因是啥?

soc顶层才能用三态门的主要原因是啥?

时间:12-12 整理:3721RD 点击:
以前上学时说是会有总线漂移或者总线冲突,放在内部处理不合适
但如果逻辑严格控制好三态门的驱动,不使得漂移或者冲突出现,还会有什么问题吗?

很少有这种库单元吧
一般standard cell的库里面好像都没有三态门的
只有IO cell会有三态逻辑

对,但我觉得这是内部不用三态的结果,原因是什么呢

原因我想可能是功耗的原因吧
三态门的输出在某些时候可能是Z(不驱动的时候)这样下级门的输入会是不定电平,
这个电平可能落在下级门的翻转门限附近,这样应该会造成下级门的功耗变得很大

原因是没有必要

原因很简单,三态用纯逻辑搭不出来。

这个是正解。
一些台湾公司做的mcu里面还有三态总线,上面会有bus keeper来保证总线不会出于z状态。

这世上本没有什么1,0,Z,只有驱动内阻,终值电压~
后来,出现了一群CSer
他们的世界,只有1和0~

赞。。。

这个要点赞,非常同意!

另外一个问题是三态门怎么做test?
三态门能做dft吗?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top