微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > 微电子学习交流 > 请教formality check 中因为三态门的一个failure

请教formality check 中因为三态门的一个failure

时间:12-11 整理:3721RD 点击:
情况是这样的:
一个buffer的输入由一个三态的输出驱动,当buffer的input是"Z"时,buffer的output在formality里面被认为是"X",formality就报逻辑不等同了。
但是在实际的电路中的话,是不是具体看工艺的呢?
高阻态一般对应是断开,输入断开的话,CMOS工艺下输出是1?
大家遇到这种问题是怎么处理的?用变量set verilogout_no_tri true?
谢谢了

请问你的DAT_OUT_tri[54] 具体是什么东西?
U361 是怎么来的?

哦,DAT_OUT_tri[54]我也不知道是什么东西。
U361是opto插入的buffer

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top