和公司一个layout工程师为项目lib设置吵了一架

   公司有个兄台，做layout design，有些年头，然后今天提议让公司的design全部放到一个Library里面，说这样简单干净，我表示这样不靠谱，会有难用，更加混乱，风险更大，然后他就情绪激动了，说什么“是你做的项目多，还是我做的多”balabala，我有点无语，最烦这种动不动就将资历的，再说他做layout，我做circuit design，完全没有可比性，我只是提出我以前待得公司MTK，Hisilicon都不会把电路放在一个Lib里面，然后他就说，他以前都这么干，没出过问题，然后就觉得这样好，也许是我眼界不够宽，工作经历不够长，随便怎么说。他可以让他的layout这么做，但我不希望我的schematic这样，从一个circuit designer的角度来看，lib还是要分开的，不同的模块要分的干净。
   吐槽的时候顺便问一下：大家design的时候是把项目里所有电路都放在一个lib里面么？

你让他把layout也都放在一个lib里。
这东西无对错，有要求就开始说，都做一半了 在说就麻烦。

还以为抢鸡蛋呢。。

现在是项目已经tapeout一次了，然后公司没有专职的CAD，他在帮忙维护，然后就想要求我们以后项目按照他的想法来坐，我也说小规模可能没问题，电路一多起来就乱了，再说我们电路规模还是蛮大的，射频，模拟，数字全有，基本上光designer估计都得7，8人。

是这样的，我觉得我们项目已经不小了，光designer都有7,8人，全部放在一个lib容易乱，去年layout放一个lib，就搞出事了，版图被修改了还不知道谁修改的。

从技术角度讲，我赞成你的观点。
从人事角度讲，我比较不明白为什么他可以在你面前摆资历。你们那7，8个designer难道就没有个话事人吗？

所以我一直坚持，必须将风险降到最低，哪怕Lib多一点又有什么关系呢！

他比我年长，layout做了十来年，我只是一个4年经验的design,虽然我比他来公司要早，而且他进来还是我面试的。可能他的心态就是这样吧，觉得自己资历老，这也是我不爽的原因，就事论事，摆什么资历。在技术的角度上，PM也和我一样的观点，但因为这位layout工程师目前兼职公司的CAD，而且也就在我面前摆资历，所以让我不是很愉快！我觉得有道理的，肯定会据理力争的，这是我的原则。

应该设计经理决定的事情两工程师吵个啥，又不是国企谁进去早谁牛逼

如你所说，PM定夺，我操什么鸟心。关键是在我面前摆资历，什么“是你做的项目多，还是我做的项目多”让我不爽，术业有专攻，就事论事而已，犯不着。其他我倒没什么。

同一个项目所有的design是放在一个lib里。
但是这个lib一般是由这个项目的leader来管理，每个人有针对自己模块的分库，自己的模块设计完成，然后通知leader来更新。每个模块的子电路都要加上特殊的后缀，保持与同事设计不冲突。这样只要leader拷贝一次，当然是hierarchy的拷，选择over write，这样这个模块就被全部更新。
对于layout那边来说，他只看leader的库，最终于layout对应的就一个库。
我觉得这才是正确的。
至于你们俩的争执，各自都是站在各自的立场的。layout不可能画这个模块看这个库，画那个模块看那个库的，这样很麻烦，也很容易出问题。
对于你来说，如果所有的设计者都在一个库里面设计，都有库的权限，显然也很混乱。
所以需要leader来作为和layout的接口。

我的想法跟你完全一样，我以前的公司也都是这么做的，只有PM有最终的权利，自己的项目只有在frozen之后才会提交到公共目录下去，然后子项目名称要能够识别，并且在公共目录唯一。所有的layout工程师只调用公共目录下的东西，这样保证了安全性，也避免schematic不断被design修改导致layout无法对应。

这不是我的想法，稍微有点大项目经验的都知道。只能说你现在的公司还比较小，还缺乏一些管理经验。你可以向你老板说明你的方法。我想他一定支持你。对于不懂管理的公司，你懂得，应该就承担管理的责任。
其实，项目最难就是协作，队友一个误解就导致芯片失败。不光是对layout的接口，像我们一般还要写接口文档，详细定义解释自己的模块功能性能电压范围诸如此类的。其实挺麻烦的，貌似无用功，但是其实避免错误就只能这样了。

没有design sync吗？

大一点的公司都有版本控制的，这样不容易乱。。。

不是我说，那layout工程师就这奏性，水平也高不到哪去，越是大牛，越懂得从多个角度看问题。他这是典型的以自我为中心，只看到自己的利益，不顾别人的感受。对付这种人，就是不要吊他，把你认为不能放到一个library的理由写出来，发给manager，让manager拍好了。

没必要为这个争吧，不都一样