能否将芯片输入节点设计成无ESD保护的

探测器cmos放大芯片，输入节点为高阻，为了降低其输入电容与漏电流，
想不加ESD保护电路。
但好像芯片比较容易坏。请问是否见过其它设计有不加ESD保护电路，还
能稳定使用的。成熟产品有为了性能，不加ESD的吗（当然焊上PCB的
时候会比较注意）。要注意些什么地方？ 谢谢！

成熟产品一定会加吧，客户会测的
gate不加ESD的话没有放电通路，很容易挂
你是用了core device的differential pair么？为什么有漏电？
而且是要拉到pin上的输入端？
无论怎么想都要加

芯片上没有ESD通路，片子本身不一定有问题，但是封装和上板子两步这个良率好不了
而且测试过程中容易挂掉。
很罕见完全没有ESD防护的输入端。

不加ESD，民品的话你成本受不了
军品的话你可靠性过不去
除非就是个实验片，只要以后面向具体需求，肯定要加的

多少好歹加一点吧。你不加，封装，PCB不是照样给你弄寄生电容

好歹有一点的。输入接到一个当成开关用的mos管的源级。
算有个PN结了。  ESD的漏电流和电容都会增加噪声，需要
尽量减少。
听说很多mems的读出芯片也不加ESD的呢。直接与探测器输出连，
不经过封装与PCB。

加不加ESD都是因为能不能被打到，HBM和MM的model都是有现实意义的
如果说pin脚完全不出封装，产线工人也完全按照除静电操作规范，运输都是用ESD防
护，焊接和系统级ESD都没有问题，也是可以的。
但这个过程中有很多是设计没法掌控的因素和条件限制。听说的东西你不知道是不是有
其他因素考量。像有一部分类管脚ESD是可以自保护的，当然有条件限制
如果是有任何良率要求，ESD是必须的。

可以不加，找那种满足200伏esdd标准的封测线即可，但肯定也会挂不少