微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > 微电子学习交流 > 综合时如何处理三态?

综合时如何处理三态?

时间:12-12 整理:3721RD 点击:
在设计中有一个端口设计成了三态,综合时给出了xxx is a tri-state net,在gui模式下,看到带有三态的模块之前显示的是G,并没有完整mapping
formality验证也是显示由于三态问题没有通过。
如何处理这样的三态问题?
另外,设计已经没有办法更改了。流程上如何保证正确?
.89

哈哈,是啊。我一般只潜水的,结果看到这名字那么有亲切感,才下手的。。。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top