请教hold violation问题

            
clk--->dff1--->signal1-----|D
    |                      |
    -->dff2--->clk2--------|ck
clk  creat_clock
clk2 creat_generated_clock
为什么signal1到clk2的holdtime violation 在ICC里面不修呢，primetime可以检查出来。

clk，clk2 的false path 怎么设的？
icc 和pt 用的sdc 是同一个吗？

是同一个sdc
clk, clk2属于同源时钟，所以不想设false path
感觉signal上随便加点delay就可以了，为啥ICC就是不加呢

你用icc 把这条path 报一下，看能不能报出来。