请教一个PVT的问题。电压变化会导致hold变差么？

一般来说chip中的电压下降，会导致电路中的timing变差。setup的timing会变差。
那么请问一下，电压下降，会导致hold timing变差么？

一切皆有可能:)
capture clock上如果因为电压下降而造成delay变大，hold自然变差了

我的STA跑出来的结果是，在较低电压的情况下setup的violation更大了，而hold的变化基本没什么。估计当前的电压降对clock上的timing影响不是太大吧。呵呵。