VCO的电压控制信号应该怎么保护起来？

电压控制信号肯定会受到高频信号的干扰啊
我提取寄生参数后的仿真VCO的控制信号在100mV到500mV之间波动，这个也太大了吧。。。
该怎么办？谢谢
如图

是不是vco 输出耦合进来的？
去看看网表看看那一块儿寄生电容最大
一般来说，这种关键信号最好用vss包住。

用多粗的地线包起来？
效果好吗？
谢谢了
现在都快急死了。。。

不是PLL环路的问题，应该是高频信号的影响吧

你先去找找寄生电容，确定原因再说吧
这个不需要很粗，基本上走最小宽度就够了

去netlist里搜啊，用calibre导的？先不要导小于0.1pf的电容，然后查找这个节点看看

这是环路的吗？太像白噪声了，虽然tran没有这方面的模型......

拿什么软件仿真的？似乎没有锁定啊
看看你的ref clk和feedback clk问题

是不是因为锁定的时候没有驱动
所以容易受干扰？
如果LF在片外
要把VCO的控制信号连到片外
版图需要注意什么问题？