微波EDA网,见证研发工程师的成长! 2025濠电姷鏁告慨鐑藉极閸涘﹥鍙忛柟缁㈠枟閸庡顭块懜闈涘缂佺嫏鍥х閻庢稒蓱鐏忣厼霉濠婂懎浜惧ǎ鍥э躬婵″爼宕熼鐐差瀴闂備礁鎲¢悷銉ф崲濮椻偓瀵鏁愭径濠勵吅闂佹寧绻傚Λ顓炍涢崟顓犵<闁绘劦鍓欓崝銈嗙箾绾绡€鐎殿喖顭烽幃銏ゅ川婵犲嫮肖闂備礁鎲¢幐鍡涘川椤旂瓔鍟呯紓鍌氬€搁崐鐑芥嚄閼搁潧鍨旀い鎾卞灩閸ㄥ倿鏌涢锝嗙闁藉啰鍠栭弻鏇熺箾閻愵剚鐝曢梺绋款儏濡繈寮诲☉姘勃闁告挆鈧Σ鍫濐渻閵堝懘鐛滈柟鍑ゆ嫹04闂傚倸鍊搁崐鎼佸磹閹间礁纾归柟闂寸绾惧綊鏌熼梻瀵割槮缁惧墽鎳撻—鍐偓锝庝簼閹癸綁鏌i鐐搭棞闁靛棙甯掗~婵嬫晲閸涱剙顥氬┑掳鍊楁慨鐑藉磻閻愮儤鍋嬮柣妯荤湽閳ь兛绶氬鎾閳╁啯鐝曢梻浣藉Г閿氭い锔诲枤缁辨棃寮撮姀鈾€鎷绘繛杈剧秬濞咃絿鏁☉銏$厱闁哄啠鍋撴繛鑼枛閻涱噣寮介褎鏅濋梺闈涚墕濞诧絿绮径濠庢富闁靛牆妫涙晶閬嶆煕鐎n剙浠遍柟顕嗙節婵$兘鍩¢崒婊冨箺闂備礁鎼ú銊╁磻濞戙垹鐒垫い鎺嗗亾婵犫偓闁秴鐒垫い鎺嶈兌閸熸煡鏌熼崙銈嗗02闂傚倸鍊搁崐鎼佸磹閹间礁纾归柟闂寸绾惧綊鏌熼梻瀵割槮缁惧墽鎳撻—鍐偓锝庝簼閹癸綁鏌i鐐搭棞闁靛棙甯掗~婵嬫晲閸涱剙顥氬┑掳鍊楁慨鐑藉磻閻愮儤鍋嬮柣妯荤湽閳ь兛绶氬鎾閳╁啯鐝栭梻渚€鈧偛鑻晶鎵磼椤曞棛鍒伴摶鏍归敐鍫燁仩妞ゆ梹娲熷娲偡閹殿喗鎲奸梺鑽ゅ枂閸庣敻骞冨鈧崺锟犲礃椤忓棴绱查梻浣虹帛閻熴垽宕戦幘缁樼厱闁靛ǹ鍎抽崺锝団偓娈垮枛椤攱淇婇幖浣哥厸闁稿本鐭花浠嬫⒒娴e懙褰掑嫉椤掑倻鐭欓柟杈惧瘜閺佸倿鏌ㄩ悤鍌涘 闂傚倸鍊搁崐鎼佸磹閹间礁纾归柟闂寸绾惧綊鏌熼梻瀵割槮缁惧墽鎳撻—鍐偓锝庝簼閹癸綁鏌i鐐搭棞闁靛棙甯掗~婵嬫晲閸涱剙顥氬┑掳鍊楁慨鐑藉磻閻愮儤鍋嬮柣妯荤湽閳ь兛绶氬鎾閻樻爠鍥ㄧ厱閻忕偛澧介悡顖氼熆鐟欏嫭绀€闁宠鍨块、娆戠磼閹惧墎绐楅梻浣告啞椤棝宕橀敐鍡欌偓娲倵楠炲灝鍔氭繛鑼█瀹曟垿骞橀懜闈涙瀭闂佸憡娲﹂崜娑㈡晬濞戙垺鈷戦柛娑樷看濞堟洖鈹戦悙璇ц含闁诡喕鍗抽、姘跺焵椤掆偓閻g兘宕奸弴銊︽櫌婵犮垼娉涢鍡椻枍鐏炶В鏀介柣妯虹仛閺嗏晛鈹戦鑺ュ唉妤犵偛锕ュ鍕箛椤掑偊绱遍梻浣筋潐瀹曟﹢顢氳閺屻劑濡堕崱鏇犵畾闂侀潧鐗嗙€氼垶宕楀畝鍕厱婵炲棗绻戦ˉ銏℃叏婵犲懏顏犵紒杈ㄥ笒铻i柤濮愬€ゅΣ顒勬⒒娴e懙褰掓晝閵堝拑鑰块梺顒€绉撮悞鍨亜閹哄秷鍏岄柛鐔哥叀閺岀喖宕欓妶鍡楊伓婵犵數濮烽弫鍛婃叏閻戣棄鏋侀柛娑橈攻閸欏繘鏌i幋锝嗩棄闁哄绶氶弻鐔兼⒒鐎靛壊妲紒鐐劤椤兘寮婚敐澶婄疀妞ゆ帊鐒﹂崕鎾绘⒑閹肩偛濡奸柛濠傛健瀵鈽夐姀鈺傛櫇闂佹寧绻傚Λ娑⑺囬妷褏纾藉ù锝呮惈闉嬪銈庡亜椤﹀灚淇婇悽绋跨妞ゆ牗姘ㄩ悿鈧梻浣告啞閹哥兘鎳楅崼鏇炴辈闁绘ḿ鏁哥壕钘壝归敐鍛儓妞ゅ骸鐭傞弻娑㈠Ω閵壯冪厽閻庢鍠栭…閿嬩繆閹间礁鐓涢柛灞剧煯缁ㄤ粙姊绘担鍛靛綊寮甸鍌滅煓闁硅揪瀵岄弫鍌炴煥閻曞倹瀚�
首页 > 研发问答 > 微电子和IC设计 > 微电子学习交流 > 比较器的offset电压怎么确定?

比较器的offset电压怎么确定?

时间:12-11 整理:3721RD 点击:
resolution是要求多少就可以了。就是一个LSB? 还是1/2的LSB?
offset的要求又是多少呢? 设计时怎么考虑offset? 用mento carlo分析吗?

跟结构有关了,像pipeline对offset的要求就很低......
一般要求小于1/4的lsb,这样offset的影响就很小了。
仿真用mento carlo,但这个比较保守,仿snr时可以适当放大些

我随便说说,像我一般没这么复杂,直接输入端加个10-20mV的压差
就这样,呵呵

大牛,什么意思。。?如果分辨率要到2mv怎么办?
加preamp和offset cancelation?问题是,我需要一个面积非常小的比较器。
我现在用的就是allen上的一个latch结构。 按照他的说话ms是10mv左右的offset。
达不到我要求。。有没有什么简单又够用的结构呢。。

我做的sar。
你的意思是不是要用matlab之类的做系统仿真,然后看offset的电压对snr的最后影响。
然后来确定所需的offset? 而在根据mento carlo的结构来选择合适的结构?

我不是什么大牛啊,我说的是我的土办法
一般CMOS输入对管的比较器的offset是和match相关的,而管子的MATCH程度又通常和管子的面积成正比。所以小的输入管想要达到小的分辨率是很难的。普通架构的10MV算小的了。想要2mV基本上就要在电路结构上动脑筋了,别说你想要非常小的比较器,你就是画得再大想要把这个失调电压降到5mV以下都是很困难的。

我的意思是,失调多数是工艺偏差引起的,这个是仿真得不到的
如果要考虑偏差的影响,我的土办法就是人为给加上由于工艺偏差引起的10-20MV,看电路的影响

offset是个ramdon的东西,同一批片子上的die都可能不一样,不过可以估个范围,考虑要点是,vth mismatch, W&L mismatch, charge injection之类的;或者用mento carlo来访。
comp的offset在pipelineADC里面比较松,1.5bit/stage可以容忍1/4Vref(不是lsb)。resolution的要求和你应用的结构相关。一般在电路上减小offset就是做offset cancellation,sample offset,然后减掉,很多文献讲这个。同时要考虑速度和功耗。

恩,这个想法不错。直接加offset去仿,可以直接看效果。
可是要使offset变小,ms还是只能用复杂的电路结构了。真不知道老外的文献上
怎么说得那么简单。
现在sar的比较器输入管不能太大,否则寄生电容太大,8bit的精度也不是那么好实现啊
除非用cancellation

cancellation的文献我看过。也知道一些,但是现在我想用一个面积小点的比较器来实现。
我做的是charge distribution 的SAR AD转换。对面积有要求。不知道有没有更好的办法了。。。

很多sar的paper都用很大的管子啊,限制面积的是capacitor啊,比较器大点没事,不行你就用大家说的offset cancellation,analog或者digital的,都不难

是啊,就是因为管子大,所以寄生电容大,所以capacitor就得大。
不过你说得对,这些方法都不难,只是我想搞明白这个offset的影响,所以来问各位大侠。
也就说offset多大可以接受。包括用cancellation也一样不可能完全消除,所以如果
用简单的方法就可以达到要求,我就不想做复杂的。。

offset要求看你的应用,工业用和sensor用的运放用chopper的比较多,可以做到uV级别,因为同时可以降flicker noise,这个是相比triming的好处

不怕功耗就用输入插值平均的方法,这个实现简单,并且是开环

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top