比较器的offset电压怎么确定？
offset的要求又是多少呢？ 设计时怎么考虑offset？ 用mento carlo分析吗？
跟结构有关了,像pipeline对offset的要求就很低......
一般要求小于1/4的lsb，这样offset的影响就很小了。
仿真用mento carlo，但这个比较保守，仿snr时可以适当放大些
我随便说说，像我一般没这么复杂，直接输入端加个10-20mV的压差
就这样，呵呵
大牛，什么意思。。？如果分辨率要到2mv怎么办？
加preamp和offset cancelation？问题是，我需要一个面积非常小的比较器。
我现在用的就是allen上的一个latch结构。 按照他的说话ms是10mv左右的offset。
达不到我要求。。有没有什么简单又够用的结构呢。。
我做的sar。
你的意思是不是要用matlab之类的做系统仿真，然后看offset的电压对snr的最后影响。
然后来确定所需的offset？ 而在根据mento carlo的结构来选择合适的结构？
我不是什么大牛啊，我说的是我的土办法
一般CMOS输入对管的比较器的offset是和match相关的，而管子的MATCH程度又通常和管子的面积成正比。所以小的输入管想要达到小的分辨率是很难的。普通架构的10MV算小的了。想要2mV基本上就要在电路结构上动脑筋了，别说你想要非常小的比较器，你就是画得再大想要把这个失调电压降到5mV以下都是很困难的。
我的意思是，失调多数是工艺偏差引起的，这个是仿真得不到的
如果要考虑偏差的影响，我的土办法就是人为给加上由于工艺偏差引起的10-20MV，看电路的影响
offset是个ramdon的东西，同一批片子上的die都可能不一样，不过可以估个范围，考虑要点是，vth mismatch， W&L mismatch， charge injection之类的；或者用mento carlo来访。
comp的offset在pipelineADC里面比较松，1.5bit/stage可以容忍1/4Vref（不是lsb）。resolution的要求和你应用的结构相关。一般在电路上减小offset就是做offset cancellation，sample offset，然后减掉，很多文献讲这个。同时要考虑速度和功耗。
恩，这个想法不错。直接加offset去仿，可以直接看效果。
可是要使offset变小，ms还是只能用复杂的电路结构了。真不知道老外的文献上
怎么说得那么简单。
现在sar的比较器输入管不能太大，否则寄生电容太大，8bit的精度也不是那么好实现啊
除非用cancellation
cancellation的文献我看过。也知道一些，但是现在我想用一个面积小点的比较器来实现。
我做的是charge distribution 的SAR AD转换。对面积有要求。不知道有没有更好的办法了。。。
很多sar的paper都用很大的管子啊，限制面积的是capacitor啊，比较器大点没事，不行你就用大家说的offset cancellation，analog或者digital的，都不难
是啊，就是因为管子大，所以寄生电容大，所以capacitor就得大。
不过你说得对，这些方法都不难，只是我想搞明白这个offset的影响，所以来问各位大侠。
也就说offset多大可以接受。包括用cancellation也一样不可能完全消除，所以如果
用简单的方法就可以达到要求，我就不想做复杂的。。
offset要求看你的应用，工业用和sensor用的运放用chopper的比较多，可以做到uV级别，因为同时可以降flicker noise，这个是相比triming的好处
不怕功耗就用输入插值平均的方法，这个实现简单，并且是开环