nvidia的modem号称纯软的
你怎么看? 高通为啥不这么做。 icera技术果然很强? --
※ FROM: 114.248.230]
※ 来源:·水木社区 http://m.newsmth.net·[FROM: 61.148.243]
这年头都这样，用DSP代替ASIC呗。Qcom有Hexagen DSP
都没仔细看啊
原文说高通那种是包含一些硬模块的。
nvidia这个是一点都没硬的
是dsp不假，
其他方案都是除了dsp还有一些硬核在
nvidia这个是纯dsp，没硬核的
特意和高通对比了。
页面下方，切换到 the modem章节
具体链接
http://www.anandtech.com/show/6787/nvidia-tegra-4-architecture-deep-dive-plus-tegra-4i-phoenix-hands-on/7
The reality is that nobody is either fully software defined or burned out to ASIC (hardware), but rather somewhere inbetween. For example, Qualcomm is a combination of software and hardware, though it’s never been entirely clear what functional blocks are ASIC and which other blocks are software, though I’ve been told this isoften a matter of whatever is most advantageous for power and what gets re-used most. That said, Icera’s implementation is the furthest towards being pure software definedof anyone, with the entire digital baseband being just one big platformto run their own software atop. There’s an external transceiver whichdoes downconversion, but after that it’s pure software. The question has always been how Ice
似乎所有的bb都需要dsp，再额外带cp的不知道是否普遍。纯软件实现听起来很美好，但是功耗问题不好解决。nv最大的短板就在bb这块。
Nvidia买的这个公司理念倒是先进，不过功耗问题估计要到20nm以下才能解决了
纯软件的方案，就是在没有能力asic实现的情况下不得已的做法，功耗和延时都无法满足要求。
最合适的做法是经常用的固定算法asic实现，其他的DSP实现，然后一个ARM core做控制。
能实现asic的话肯定就会做，asic显然要比纯软件快的多
纯软和somewhere inbetween两者之间没有清晰的界线
就算有这个界线，也得把芯片剥开来一个block一个block的看
才能确定是不是“纯软”
当然最重要的是“纯软”不一定比软硬兼施优越
具体还是看性能、功耗和成本
Icera显然不是这么宣传的，其方案至少在理论上能够吸引nv。
纯软件的BB也是要做成ASIC的，只不过很多公司采用第三方DSP内核
延迟根本不是问题，最大的问题是功耗，其次是面积
其实这个是紧密联系的，如果你要性能上去（延迟小），就要使用高性能的DSP或CPU，然后面积功耗肯定会很大。
我说的ASIC是指用专门的电路实现BB的一些算法。如果倚重DSP或者CPU，已经超出了一般ASIC的范畴，叫SOC更合适一些。
说实话，我不知道你为什么用延迟来描述DSP的性能，基带是看能不能在一个帧时间内处理完相应数据，内部的数据吞吐呈现突发模式（虽然射频接口是流模式的）
现在是不是基本上性能/功耗/面积这些指标的提升主要是靠工艺，而不是架构和算法优化？
刚在通信版回复了你的帖子...
微结构设计和算法优化（例如根据不同算法制定不同的指令集）还是能够在很大程度上影响性能/功耗指标的
有一篇分析INTEL的paper是这个结论，多年累积看，工艺带来的提升平均是架构的三倍
所以宁可多花钱用新工艺，然后再考虑升级架构
但是作为fabless，工艺和竞争对手基本相同，架构的作用就开始冒尖了
通用处理器是这种情况，不过专用DSP还是需要从微架构和算法分析方面着手
感觉dsp架构多年来没多大变化啊。vliw，simd什么的。而新颖点的比如picochip之类，都不太成功。
要说改进，最常见的只不过数据宽度越做越宽，再辅以一些专用指令。
如果从dsp ip行业整体发展来看，架构改进带来的性能提升也是比不上工艺吧。
众核可能会有所颠覆，但编程模型是关键，现在感觉还处于初期阶段。
注意我说的是微架构和算法分析（影响的是指令集定义）
对于tensilica和ceva这样的ip厂商来说，微架构的框架应该是定的吧？
用户进行算法分析和指令集定义，往ip里增减一些功能单元？
我是想说（之前一个回帖表达的应该是类似意思），比如同样工艺水平下，实现同样的功能，高水平的用户定制出来的性能（也可以是功耗、面积等指标）可能比平均水平高出30%,但对于平均水平用户来说，工艺水平提高一代（我承认一代这个定义比较模糊）可能带来超过30%的性能提升。