微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > 微电子学习交流 > 一个综合的问题

一个综合的问题

时间:12-12 整理:3721RD 点击:
ddc综合出的gate做formal到check,不报错,但一直不结束是什么原因?
有同命苦的吗?

ddc不是DC的数据库吗?设置好svf,使用最新版本的formality,12.06吧,然后上多cpu。

遇到过跑几天,报timeout的,Verification INCONCLUSIVE。原因是DC优化力度过大,formality算不过来了。。。
formality会报出难算的地方。在DC中降低相应子模块的优化effort。问题就解决了。
希望对你有帮助。

1. 用最新的formality,2012.06,提升不少。
2. svf读进去没有?
3. 等跑完了看没比出来的点在哪个module里,在dc里加set_verification_priority降低优化程度。或者单独综合这个module。
4. 换Conformal lec。

换lec把,formality用svf作弊性能都比不过lec

而且居然还能比错.....无论速度和准确度的确败下阵来

多谢大家的回复。
确实是timeout了,有1100多个DFF过不了。
确实是使用了乘法器,过不了的就是这些乘法器在的block。
可能是DC优化的太狠了,使用complie前的DDC网表(没有做map)
forma check就过了,应该是降低了优化的程度。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top