好好的PLL，换了外延wafer，咋就不行了？

呵呵，老dar您说的每句话对我都有启发，欢迎你多吱声。
我现在对外延影响的判断主要依据foundry测的pcm参数，他们每批测了10几个wafer，每个wafer测5个位置，因此数据有一定的统计意义，从数据上看，nmos的vth和单晶片基本相同且一致性较好，而pmos的vth变化较大，且一致性差

mobility变化多大？gm呢。如果model不是很离谱，加上合适激励仿真一定会重现的。

一个猜想：
管子strong inversion状态不止由Vg相对Vth取值决定，还有一个slope factor，换衬底的情况下，
slope factor变得多，同样的电压类似的Vth，而本因工作在strong inversion状态下管
子可能工作在moderate甚至weak inversion状态下？
有没有测管子drain current差异？
另外请问你的电路主要架构是怎么样的？有哪些模块呢？

如果我没理解错的话，sniperbil和yap说的是一个问题，就是担心mobility变化造成i-v特性的变化，目前我没有这个数据，对于logic制程来说，pcm主要监测vth，idsat，ioff及各种电阻参数，而没有mobility的相关参数监测。我想请教一下，外延会造成mobility和slope的很大变化吗？这个通过修改spice model能仿真不？
to yap：经典的charge pump PLL结构，包括cp，lpf，vco（cco in fact），bias
，frequency divider
用到了nwell电阻和mos电容，没别的特殊元件了。