求问一个综合TIEHI, TIELO的问题

一般情况下，我用DC 综合电路都是自动生成TIEHI，TIELO的 ，但是最近一个项目综合出来的网表直接对拉低的端口赋值 1'b0.对于拉高的端口赋值1'b1.非常奇怪
取消了TIELO，TIEHI的dont touch属性，同时设置set_drive_power_rail_tie属性为false，最后还是不行
有达人知道这是什么情况么？
BOW

一般不建议前端综合的时候采用tiehi/tielo的。因为可能会导致be的拥塞问题。建议后端flow里面将1'b1/1'b0替换成tiehi/tielo的cell.