不知道vivado出来后对SV综合的支持怎么样？

Vivado还包括一个全新的综合引擎，旨在处理数以百万计的逻辑单元。新的综合引擎的关键是对System Verilog的强大支持。“Vivado的综合引擎对System Veriog语言可综合子集的支持，比市场上任何其他工具都更好”Feist 说。它的综合速度是赛灵思ISE Design Suite综合工具XST的三倍，并支持“快速”模式，使得设计师迅速把握设计的面积和规模。另外，也让他们调试问题的速度比之前采用RTL或门级原理图快15倍。随着越来越多的ASIC设计者转向可编程平台，赛灵思还在整个Vivado设计流程中提升了了Synopsys 设计约束（SDC）。标准的使用开启了一个新的自动化水平，客户现在可以访问先进的EDA工具产生约束、检查跨时钟域、形式验证，甚至是利用像Synopsys PrimeTime那样的工具进行静态时序的分析。
--------
不知道vivado出来后对SV综合的支持怎么样，能支持多少子集？
我首要关心的就是例化时可以用 * 省点事。。。
以前XST的效果可不怎么样。
另外，不知道DC现在对SV的综合能支持到什么程度？

DC综合对SV支持很好了，xilinx就是吹牛，和上面的龙芯没啥区别。