SCAN capture模式下，跨时钟域之间的path怎么处理？
所以Post之后Tree的skew相差很大，大家这种一般怎么处理的？
工具自动插入latch，网上有pdf说这个的。
lockup latch也可以在capture模式下插入吗？一般不都是在chain上插入的？
capture下时钟只有一个，但是CTS的时候不同domain没有balance啊，所以虽然是同一个testclk，但是不同domain之间的skew还是很大的，
set false path? 如果是slow capture应该问题不大吧 capture clock是同一个clock吗？
capture时整个电路也是functional mode吧？如果是at-speed capture的话 是不是就按照functional mode下一样作为异步处理
一般是分时钟域做chain,最后hookup在一起，用latchup，或者不用的时候，注意chain的顺序
是分时钟域做chain的，但是在capture模式下总会出现cross clock domain的violation呢
是同一个capture clock
这种是要清掉的啊，或者调整下chain hookup的顺序
lockup latch只是针对shift模式下啊，capture模式下还是要clean timing的把？
对，我是说，你换下chain的顺序，由于clock tree的原因，timing有的就会meet
不明白这个换chain的顺序为啥能解决capture模式下的timing？
按理说capture就是类似于function mode的情况撒
scan 模式下，时钟源头是一个
所以不能完全的按异步处理
我理解的是如果按异步处理，那么肯定会影响测试覆盖率吧？
会影响啊
我觉得做法是，P&R完后 不设false path，STA做一遍scan capture 模式
报一下violation
如果那些地方有，则让后端人尽量修
修不了了就设false path
如果可以设置false path为啥还要去修呢，这不是折腾后端吗？
那我理解的是capture的时候clock也是ATE的clock吧 通常不会太高吧 20M？