怎样用veriloga写一个时钟触发的数据发生器
时间：12-12
整理：3721RD
点击：
有一串数据00101100要随时钟发出去，
不知道怎么写？
不知道怎么写？
最笨的方法，用你的时钟让一个指针自+1，从0数到127然后归零。
接着写一个巨大的case statement，case(pointer)，然后列出从0到127该输出什么。
或者你也可以定义一个integer数组，然后在initial_step里面初始化，接着可以用上面那个指针引用这个数组的某一个元素。
不管怎么写都要一个bit一句话。我大概会用个matlab什么的生成整个veriloga文件。
.101