Re: 在后端设计方面，大家都有什么可以降低芯片成本的方法？

嗯，从.13到45nm，晶圆的工艺始终是跑在摩尔定律的路上，
而加速度很慢的封装占成本的比例就显得越来越高，有的产
品封装测试的成本能占整个芯片的70%，所以关注封测成本
是必须的。
整个系统成本其实是芯片驱动的，芯片的die pad assignment
决定了封装的形式和成本，封装的形式和成本决定PCB的成
本，所以在芯片设计阶段就考虑封装和pcb成本，降低整个
系统成本才是王道，mtk的turnkey当时就牛在这个地方吧？

有专门design follow的工具 用好了一个人可以顶四五个人

尽量将utilization做高节省芯片面积；
这是最大的节省。
此外，最好能够搞懂整个设计的结构，和关键路径，搞好floorplan。很多东西在这个阶段就定了。
是的后端工作流程化，降低对EDA license的需求。这玩意真的很贵。

30-70%都不奇怪，不一定是芯片面积很小，芯片面积很小的
可以到90%，就是抓一把买的那种。

yield!

一个好的后端工程师，是面向product的
而不是面向design的

想办法减少area
想办法减低使用的metal层数
想办法提高yield

除了你说的减少面积和金属层
用免费的库
用需要license少的便宜的EDA（这个绝对是纯APR控制的。。。），盗版就不说了。。。
少买synopsys的东西
设计好的flow，一个人可以干几个人的活儿，一个license干几个license的事情
半定制设计
DFM搞好一些，提高yield，尤其是搞一些工具默认没有的好pattern，不过这个需要增加面积

中国鲜有不用盗版工具的吧。。。EDA也都知道，睁一眼闭一眼，等你做大再来收钱