微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > 微电子学习交流 > 一个RF芯片的第一次实验性投片 需要加ESD吗?

一个RF芯片的第一次实验性投片 需要加ESD吗?

时间:12-11 整理:3721RD 点击:
☆─────────────────────────────────────☆
   IMECBelgium (IMECBelgium) 于  (Mon Jul 21 21:19:29 2008)  提到:
如题,该RF芯片第一次分模块 实验性MPW投片 工作频率2G  请问ESD需要加吗? 现在的情况是:设计一开始就暂时没有考虑ESD  所以对于RF部分 不是ESD-codesign的 而且即使要加 ESD也得自己做.
咨询了一下 两方面意见都有,列举如下,
需要加的理由:无ESD的话 在测试中很容易发生击穿 导致整个芯片Fail,所以建议加ESD
不加的理由: 1.ESD对RFIC的影响较大 设计开始没有考虑ESD 如果现在加 对性能影响较大  2.自己做的ESD不可靠 如果芯片回来测试有问题 分不清是ESD的错还是芯片本身的错 所以建议测试完成芯片的内核 大致没有问题后再加ESD.
上述两种意见都有一定道理  现在不知到底该如何决定  请版上各位高人指点!
☆─────────────────────────────────────☆
   METech (靠谱男) 于  (Mon Jul 21 21:27:18 2008)  提到:
不加怎么测试啊?
【 在 IMECBelgium (IMECBelgium) 的大作中提到: 】
: 如题,该RF芯片第一次分模块 实验性MPW投片 工作频率2G  请问ESD需要加吗? 现在的情况是:设计一开始就暂时没有考虑ESD  所以对于RF部分 不是ESD-codesign的 而且即使要加 ESD也得自己做.
: 咨询了一下 两方面意见都有,列举如下,
: 需要加的理由:无ESD的话 在测试中很容易发生击穿 导致整个芯片Fail,所以建议加ESD
: ...................
☆─────────────────────────────────────☆
   totowo (托托巫) 于  (Mon Jul 21 21:32:04 2008)  提到:
还是要加
【 在 IMECBelgium (IMECBelgium) 的大作中提到: 】
: : :
: 如题,该RF芯片第一次分模块 实验性MPW投片 工作频率2G  请问ESD需要加吗? 现在的情况是:设计一开始就暂时没有考虑ESD  所以对于RF部分 不是ESD-codesign的 而且即使要加 ESD也得自己做.
:
: 咨询了一下 两方面意见都有,列举如下,
:
: 需要加的理由:无ESD的话 在测试中很容易发生击穿 导致整个芯片Fail,所以建议加ESD
:
: 不加的理由: 1.ESD对RFIC的影响较大 设计开始没有考虑ESD 如果现在加 对性能影响较大  2.自己做的ESD不可靠 如果芯片回来测试有问题 分不清是ESD的错还是芯片本身的错 所以建议测试完成芯片的内核 大致没有问题后再加ESD.
:
: 上述两种意见都有一定道理  现在不知到底该如何决定  请版上各位高人指点!
: --
:
: ※ 来源:·水木社区 http://newsmth.net·[FROM: 219.224.161]
☆─────────────────────────────────────☆
   IMECBelgium (IMECBelgium) 于  (Mon Jul 21 21:33:25 2008)  提到:
一般RFIC用的带ESD的PAD是自己做 还是工艺厂会提供 ms工艺厂不提供这么高频的吧?  请指点! 谢谢!
【 在 METech (靠谱男) 的大作中提到: 】
: 不加怎么测试啊?
☆─────────────────────────────────────☆
   METech (靠谱男) 于  (Mon Jul 21 21:34:20 2008)  提到:
一般连模拟esd都不会提供吧,foundry都是提供digital io吧
【 在 IMECBelgium (IMECBelgium) 的大作中提到: 】
: 一般RFIC用的带ESD的PAD是自己做 还是工艺厂会提供 ms工艺厂不提供这么高频的吧?  请指点! 谢谢!
☆─────────────────────────────────────☆
   IMECBelgium (IMECBelgium) 于  (Mon Jul 21 21:51:25 2008)  提到:
看来得自己做了 唉~~~~~
【 在 METech (靠谱男) 的大作中提到: 】
: 一般连模拟esd都不会提供吧,foundry都是提供digital io吧
☆─────────────────────────────────────☆
   hcm (磨刀石) 于  (Mon Jul 21 22:28:26 2008)  提到:
use diode with parastic cap <0.1-0.2pF.
That is very simple and effective.
【 在 IMECBelgium (IMECBelgium) 的大作中提到: 】
: 看来得自己做了 唉~~~~~
☆─────────────────────────────────────☆
   limper (暖壶) 于  (Tue Jul 22 00:20:36 2008)  提到:
上下各加一个diode意思一下吧,性能就算差点总比什么都侧不出来好
【 在 IMECBelgium (IMECBelgium) 的大作中提到: 】
: 如题,该RF芯片第一次分模块 实验性MPW投片 工作频率2G  请问ESD需要加吗? 现在的情况是:设计一开始就暂时没有考虑ESD  所以对于RF部分 不是ESD-codesign的 而且即使要加 ESD也得自己做.
: 咨询了一下 两方面意见都有,列举如下,
: 需要加的理由:无ESD的话 在测试中很容易发生击穿 导致整个芯片Fail,所以建议加ESD
: ...................
☆─────────────────────────────────────☆
   cater (天使爱毛毛虫、有了可可) 于  (Tue Jul 22 09:52:44 2008)  提到:
我的意见是第一次MPW不要加ESD(RF PIN),虽然容易击穿,但是一次MPW给你很多个die呢,总有一个没穿的。
测试好了心理也有个底。
否则要是全部放在一起,最后如果有问题,很难定位问题在哪里。
【 在 IMECBelgium (IMECBelgium) 的大作中提到: 】
: 如题,该RF芯片第一次分模块 实验性MPW投片 工作频率2G  请问ESD需要加吗? 现在的情况是:设计一开始就暂时没有考虑ESD  所以对于RF部分 不是ESD-codesign的 而且即使要加 ESD也得自己做.
: 咨询了一下 两方面意见都有,列举如下,
: 需要加的理由:无ESD的话 在测试中很容易发生击穿 导致整个芯片Fail,所以建议加ESD
: ...................
☆─────────────────────────────────────☆
   seaskyyuhan (海天一色) 于  (Tue Jul 22 09:54:49 2008)  提到:
I insist on my suggestion----add it.
【 在 IMECBelgium (IMECBelgium) 的大作中提到: 】
: 如题,该RF芯片第一次分模块 实验性MPW投片 工作频率2G  请问ESD需要加吗? 现在的情况是:设计一开始就暂时没有考虑ESD  所以对于RF部分 不是ESD-codesign的 而且即使要加 ESD也得自己做.
: 咨询了一下 两方面意见都有,列举如下,
: 需要加的理由:无ESD的话 在测试中很容易发生击穿 导致整个芯片Fail,所以建议加ESD
: ...................

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top