请问如何测量1G的芯片输出信号

要流一个1G的PLL芯片，0.6um的工艺，Vdd=5V。请问封装的时候大概能引入多大的电容阿？仿真的时候发现如果负载电容大于5PF的时候就没什么信号了，被低通滤掉了。。。请问有什么解决办法吗？谢谢 ：）

什么封装啊？能在片内分频完了再输出一路测试么？

design a big buffer to drive it out.
inverter-chain.
If it still does not work, test divided signal
design a /4 and put a buffer at 250MHz output.
Anyway, you can test 250MHz.that's easy.Phase noise floor might be a little bit high.