Re: ECO问题请教

好吧。你还没有理解本质。我在说明一下。
新综合的网表里有没有scan没有任何关系。因为我们不需要把新网表的ff放到旧网表里去。我们要的是新网表ff的d端的net name（比如叫a吧）。整个新网表除了ff都放到旧网表里去。旧网表不要删掉任何逻辑，唯一需要改变的就是旧网表ff的d端。连到新网表的net name（a）上去。

这样做有两个问题：
1）不应是仅仅这一个always模块，而应该包含整个logic cone，即向前追到上一级寄存器的输出或者芯片的输入端口，将这部分组合逻辑重新综合以替换原有逻辑。wowotou应该是这个意思，但表述的不清楚；
2）实际上，芯片tape-out之后，尤其是已经流片，用上述办法并不是最优选择，往往大家都希望改动尽可能少，上述办法很可能会动到扩散层，意味着几乎所有的mask都要重新制造，但一般希望仅仅通过metal fix来解决问题，而且metal/via层数动的越少越好，因此要仔细分析该处逻辑，并查看GDS，研究怎么改动能够以最小改动实现目的。在设计中可以加入一些spare gates，metal fix可以借助这些逻辑。
Good Luck.