挖个坑，ASIC设计中，低电平和高电平复位，同步和异步复位

vpi是什么？
你们的设计里没有不带reset的寄存器吗？确实一般有reset端的寄存器设计正确的话不应该需要force，但现在的SoC里不带reset端的寄存器相当普遍吧，所以后仿的force还是没法避免。

这个是因为用了没有reset寄存器的缘故，跟异步同步复位没关系

正常的axi/ahb/apb总线设计里rdata/resp的x不会影响到系统的。

我的理解：异步复位是基本上是业界普遍采用的方式（原因：google）
而时序电路中一般用上升沿触发，所以下降沿就留给了rst，可能也是地电平复位的原因之一
.227

低电平复位能降低对电源的要求，能更可靠，毕竟VSS比VDD的产生要简单啊

我非常奇怪，纠结这个x干什么
数据通路上的x，应该依靠控制、片选等信号或者流程来避免进入后级