请教运放失调的估算问题

大家好。
现在想对一个普通的两级的运放进行失调估算。限于所用的工艺没有提供相关的工艺文件
和参数，也不能进行蒙特卡洛分析，想粗略的手工估算一下运放的随机失调电压大致什么
范围遇到点问题。
大致的想法是根据sansen书上的随机失调公式计算，所用的是0.35um cmos工艺，但是估算
所需的参数没有，比如说nmos /pmos 的Avt，Awl，sansen书上提供了nmos的参数，没有
pmos的，大虾可以提供相关的参数工参考一下吗？或者有适合0.35um工艺的蒙特卡洛仿真
文件更好，类似的文档什么的也可以。
先谢过。

我比较过0.18um CMOS的PDK文档，发现不同家的Avt,Abeta差别比较大。。。不知道0.35um
CMOS 不同工艺厂家的这两个参数差别大不。

你这个10mV指的是pmos的两个相关参数吗？还是说一般的运放的失调就是10mV这个量级？

可以大致透露一下数值不？我做个参考。

没有模型，基本上就是按照你说的这么做的，。35及以上的都还能手算，从。25开始就不合适了，其他效应太多了，手算没意思了。
目前为止没见过比sansen更详尽的资料了。就按他说的做吧，pmos比nmos大50%，当然这是指p-sub工艺的。如果是n-sub就倒过来，n比p大50%。还有那种p-sub的三井工艺，取值设大点，因为要反参杂次数多点。
最后，别忘记电流镜折算到输入端的offset。一般来说只算第一级运放。

pmos比nmos大50%，按照这个数量级的算算看看，目前也没有更好的方法了。

pmos比nmos大？搞反了吧。mismatch,flicker都是p比n好的。
  

10mV/[(M*W*L)^0.5]  M是运放对管的并联数 W L的单位都是 微米

这个估算太不靠谱了吧
怎么可能这么小，乘以20我都觉得还是偏小

TSMC的文档里头，nmos的系数是1.7左右，pmos是1.9左右