微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > 微电子学习交流 > Formality问题

Formality问题

时间:12-12 整理:3721RD 点击:
如何把一个cutnet match到port上?
set_user_match的时候没报错,但是verify的时候报出Warning说没法match
各位大侠这是为啥,有啥别的办法?

本版好像没有多少技术气氛。
倒是很多的行业信息,建议本版改名吧。

为什么要 "cutnet match到port"?
你是说 net 吗

因为reference里他就是个wire(cutnet),对应到我的implementation就是个port
但是Formality为啥限制不能把net match到port呢?没搞明白,
其实就是把这两个点看成是同样的input就可以了。

中间的层次就只是走线穿过去,
实际上只要我把这些net一层一层的补上,穿到top层,作为input port就可以match了。
只是不想这么做,想问问有没有命令可以直接match起来。

formality就是保证这个步骤的,你非不让人家做...太过分了...

那你为什么不想这么做。
明明是你自己的design不合理,自己去改去

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top