pipeline adc里面比较器模块的开关和电容

    发现比较电平连接的开关会引起时钟馈通，每次开关切换时，都会引起较大的毛刺，但是如果减小开关mos管的宽的话，又会使得开关的Ron变大，使得毛刺恢复到稳定电平值的时间延长。
    
    我的问题是大的毛刺和大的RC延时哪种对整体性能影响较大。
    
    还有为了减小比较电平vthp vthn负载电容发生太大的变化，我在它们上面连了一个1pF的接地电容，这样就算比较器如何切换，负载变化占整个电容负载的比值也不会发生剧烈波动，这种做法可取吗？

时钟馈通只影响共模吧，理论上差模信号应该无所谓吧

采样电容多大？1pf相比采样电容微不足道吧？
大的毛刺应该问底不大，倒是R影响太大了。

1pf很大了。。比较器前面的采样电容也就几十fF吧。

比较器的电容用的0.25pF，但是如果算上整个8级流水线上的比较器，也有2pF了。