这个design为什么不能综合？

module m(out, clk, rst, in);
output reg out;
input clk, rst, in;
always @(posedge clk or negedge rst) begin
    if (rst) // 为什么非要写成!rst的形式才可以？
        out <= 1'b0;
    else
        out <= in;
end
endmodule
同时，谁能简明地说说“同步复位”和“异步复位”的区别，谢谢：）

同步reset对power on reset需要特别处理，异步reset就没这问题
一般的chip power on reset是analog模块对VDD上升做延时得到的，这时候clock没起来

有人说同步复位好，有人说异步复位好。谁的官大，听谁的。
还有的老板不喜欢复位，能不复位就不复位，为了省面积。考！

不复位的地方是有道理的，不是控制信号，仅是数据流这些完全可以不用复位，节省很多面积。当然要对自己控制和数据流特别清楚。