急问：关于测试的问题

设计ADC时模拟和数字地要分开，设计时就把它们分开了。但是流片之后测试时还是要将他们共地，那这样对ADC影响有多大？现在我做了全差分的SAR ADC，前仿时SNR有55dB左右，后仿时也差不多9bit，但是现在测试时却才7点多位，信号源等在进入芯片前都滤波过了，那影响芯片性能的因素还有哪些呀？谢谢！

应该影响不大，linear的很多ADC EVB就只有一个地平面

但是在接入时钟信号时输入端的信号抖动就变得很大呀，这是怎么回事？难道说给电容阵列充放电会给输入信号这么大的影响？还有，我在测试SNR时发现在比输入信号频率大30倍左右的频点处有噪声，这应该是什么地方引入的呢？

输入信号多大？
有可能是环境噪声吧，你的屏蔽做的好么？

输入信号摆幅<1V，我在芯片里的数字和模拟地都分开，他们之间的衬底也打了很多guard ring，这几个地在芯片里都分开的，但是到了PCB版上就都连在一起了。PCB版上基本采用贴片电阻和电容，能在PCB版上走线的都不用外部连线去连。屏蔽还有哪些工作要做呢？

充放电肯定对波形有影响，但不一定影响性能
只要你采样点的电压正确就可以