请教Nvidia第一题

另外再补充一点
我们要考虑到方案的可扩放性，照我的设计，无论F->A->B->Mux的路径有多长，都能通
过往前预测的方式满足timing
比如在我实际做的项目中F->A->B->Mux的路径甚至达到接近3个周期的长度，就可以通过
往前预测两拍的方式把这条路径分解到3个周期中去

We can certainly use
1 C, 1D, 3FF, 2MUX, 2A, and 1B to satisfy your so-called "scalable" requirement.
Starting from 222.jpg,
simply moving the FF in the C-D loop to C and D's outputs will  do it.
Your design is just redundant.

I know which 222.jpg you means, just look at the path FF->B->MUX->C/D->FF

设计很出色的一道题，楼上几位答的都很巧妙，请问版上的大侠能不能再多出几道类似的题目让我学习学习？

不错的贴，看了老半天，为这个都还没去吃晚饭……
个人见解：
1) 2楼Xaoyao的设计总觉得不太对，还没有非常仔细的分析，但是初步看来无法跟原来的电路输出一致（无论Fc、Fd、S如何初始化）
2) 3楼Vivantecorp的设计用了流水线，但是这样造成的结果要2个周期才能输出原来1个周期就能得到的结果（而且要仔细把每个DFF初始化成不同的值），所以虽然时序满
足了，但是设计改变了。
3) 4楼fxgou的设计是对的，但是因为挪了寄存器，所以要注意各个DFF初始化得不一样，而且初始化的值跟A、B、C、D的逻辑有关
4) 5楼answerme的做法还是没有满足constrain
5) 7楼hrp的做法是对的，也是要注意各个DFF初始化值
6) 8楼danifer的跟7楼一样
7) 11楼fxgou第3个图还是没满足时序啊，我觉得要注意DFF的初始化运行态才能一样
8) 12楼long1ongago的跟7楼一样
另外，为什么有几个贴看不见了啊？比如interarsenal的？wawu的？