求教N-depletion MOS电容版图

这种电容是如同耗尽NMOS那样画就可以么？
看手册上说需要自己画一层MASK，但这层MASK没有标识是Design rule里的哪一层，而D
esign rule里有一层定义Rom code和capacitor implant的，但规则和那层的定义不一样
请教：工艺上MOS电容是怎么做的？Rom code是做什么用的？
谢谢

那版图上需要画电容的标识层（CAP mark）么？
但design rule里那个capacitor implant是给什么电容做注入？不是poly-poly的，pce
ll里的poly-poly电容没有rom code层

还是要看具体工艺吧
有些工艺要对depletion NMOS做一次额外的注入，这样的话那层MASK通常是CLEAR的。
也有些工艺就直接拿native NMOS作为depletion NMOS来用，这样的话那层MASK通常是DARK的。
对于电容来说，你当然可以就拿他提供的通常的depletion nmos来做电容，但是有些工艺会提供额外的专门用作电容的depletion nmos，那样的话他肯定得告诉你用哪层MASK吧。

depletion MOS电容的规则是单独的文件说明的，的确要求额外画一层，但尺寸要求和耗
尽注入的一样，而与cap implant和rom code（同一MASK ID——RO）不一样，MASK ID是
N CAP，而design rule里没有这层，
我的问题是：版图上应该是用rom code替代NMOS耗尽层注入？（有源区+cap mark+栅+R
O+contact+金属）还是在N depletion MOS的基础上再画一层cap implant（有源区+cap
mark+N depletion+栅+RO+contact+金属）。
比较菜，不知道表达清楚没？

这个就是varactor吧？我知道tsmc加工varactor不需要额外mask